PingWest品玩5月24日?qǐng)?bào)道,昨天的Samsung Foundry Forum論壇上,三星直接宣布了5/4/3nm工藝技術(shù)。
其中,5nm LPE工藝相較于7nm LPP,會(huì)進(jìn)一步縮小芯片核心面積,帶來更低的功耗。
4nm LPE/LPP將會(huì)成為三星最后一次在芯片上使用FinFET技術(shù),進(jìn)步壓縮芯片面積。
3nm GAAE/GAAP則采用了全新的GAA(Gate-All-Around,環(huán)繞柵極)納米技術(shù),需要重新設(shè)計(jì)晶體管底層結(jié)構(gòu),克服當(dāng)前技術(shù)的物理、性能極限,增強(qiáng)柵極控制,性能大大提升。



